Searching PAJ 1/1 ページ

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09-007393(43)Date of publication of application: 10.01.1997

(51)Int.Cl. G11C 29/00

G01R 31/28 G06F 15/78

(21)Application number : 08-146195(71)Applicant :LSI LOGIC CORP(22)Date of filing :07.06.1996(72)Inventor :DIERKE GREGG

(30)Priority


Priority number: 95 472857 Priority date: 07.06.1995 Priority country: US

(54) MEMORY-TESTING APPARATUS FOR MICROELECTRONIC INTEGRATED CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a predetermined testing apparatus by connecting a memory output selectively to a parallel output bus having a second count of bits smaller than a first count of bits and making the total count of bits of the selected output larger than the second count of bits.

SOLUTION: A memory-testing apparatus 22 is integrally formed on a circuit 10 together with other elements. A test signal D TST comprises an 8-bit word. When an input width of a RAM 16 is larger than 8 bits, the test signal is connected thereby to generate a width required by the circuit. An output signal D OUT from the RAM 16 has a width possibly larger than 8 bits. A specified RAM output data signal D OUT of an 8-bit byte is output by testing the apparatus 22 at one time. The total count of bits of an output signal TST.OUT is larger than a count of bits (64) of an output signal DRAM.DO. A multiplexer 44 has a function to multiplex these signals serially in time.



LEGAL STATUS

[Date of request for examination]

09.06.2003

[Date of sending the examiner's decision of rejection]

01.06.2006

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-7393

(43)公開日 平成9年(1997)1月10日

(51) Int.Cl. ⁶		識別記号	庁 内整理番号	FΙ			技術表示箇所
G11C	29/00	303		G11C	29/00	303A	
G01R	31/28			G06F	15/78	510K	
G06F	15/78	5 1 0		G 0 1 R	31/28	В	

審査請求 未請求 請求項の数20 OL (全 12 頁)


(21)出願番号	特願平8-146195	(71)出願人	591007686
			エルエスアイ ロジック コーポレーショ
(22)出顧日	平成8年(1996)6月7日		ン
			LSI LOGIC CORPORATI
(31)優先権主張番号	472857		ON
(32)優先日	1995年6月7日		アメリカ合衆国、カリフォルニア州、ミル
(33)優先権主張国	米国 (US)		ピタス、マッカーシー プルバード 1551
		(72)発明者	グレッグ・ダーク
			アメリカ合衆国カリフォルニア州95112,
			サン・ノゼ,サウス・フォース・ストリー
			ト 201, ナンバー639
		(74)代理人	弁理士 湯浅 恭三 (外6名)

(54) 【発明の名称】 マイクロエレクトロニック集積回路のためのメモリ試験装置

(57)【要約】

【課題】 マイクロエレクトロニック集積回路と一体として形成されるメモリ試験装置を提供すること。

【解決手段】 全体で第1のビット数を有する並列出力を含む複数のメモリ(32)を試験する試験装置(22)であって、前記第1のビット数よりも小さな第2のビット数を有する並列出力バスと、前記メモリの出力を前記出力バスに選択的に接続しそれにより前記選択された出力の全体のビット数が前記第2のビット数よりも大きくなるようにする出力手段と、を備える。



1

【特許請求の範囲】

【請求項1】 全体で第1のビット数を有する並列出力 を含む複数のメモリを試験する試験装置において、

前記第1のビット数よりも小さな第2のビット数を有す る並列出力バスと、

前記メモリの出力を前記出力バスに選択的に接続し、そ れにより、前記選択された出力の全体のビット数が前記 第2のビット数よりも大きくなるようにする出力手段 と、

を備えることを特徴とする試験装置。

【請求項2】 請求項1記載の試験装置において、 試験データを入力する入力手段と、

前記入力手段を制御して前記試験データを前記メモリに 書き込み、前記出力手段を制御して前記試験データを前 記メモリから読み出し、前記試験データを前記出力バス に与える、制御手段と、

を更に備えることを特徴とする試験装置。

【請求項3】 請求項2記載の試験装置において、 前記メモリの前記出力は、前記出力手段にグループで接 続されており、

前記出力手段は、出力の前記グループを、前記制御手段 からのそれぞれの制御信号に応答して、前記出力バスに 選択的に接続するように構成されていることを特徴とす る試験装置。

【請求項4】 請求項3記載の試験装置において、前記 出力手段は、前記メモリの前記出力に接続されたデータ 入力を有するマルチプレクサと、前記出力バスに接続さ れたデータ出力と、前記制御手段に接続された選択入力 と、を備えることを特徴とする試験装置。

【請求項5】 請求項2記載の試験装置において、前記 30 を備えることを特徴とするマイクロエレクトロニック回 制御手段は、前記入力手段を制御して、前記試験データ を同時に並列に前記メモリに書き込むことを特徴とする 試験装置。

【請求項6】 請求項2記載の試験装置において、

前記メモリの中の1つは、第3のビット数を有する並列 入力を含み、

前記試験データは、前記第3のビット数よりも小さな第 4のビット数を有し、

前記入力手段は、前記試験データをレプリカして連結し 前記第3のビット数を有する連結された試験データを作 40 ク回路。 成し前記連結された試験データを前記並列入力に与える 回路を含むことを特徴とする試験装置。

【請求項7】 請求項2記載の試験装置において、 各メモリは並列入力を有しており、

この試験装置は、更に、前記メモリにそれぞれ接続され それぞれが前記メモリの前記並列入力に接続された並列 出力を有する複数の入力スイッチ手段と、論理データを 受け取る並列論理入力と、前記試験データを受け取る並 列試験入力とを備えることを特徴とする試験装置。

【請求項8】 請求項2記載の試験装置において、

前記メモリの中の1つは、第3のビット数を有する並列 出力を含み、

この試験装置は、更に、前記メモリの中の前記1つの前 記並列出力に接続された並列入力を有する出力スイッチ 手段と、前記出力手段に接続された前記第3のビット数 よりも小さな第4のビット数を有する並列出力とを有 し、

前記出力スイッチ手段は、前記メモリの中の前記1つの 出力のグループを前記出力手段に、各グループが前記第 10 3のビット数を有するように、選択的に接続する手段を 有し、

前記制御手段は、前記出力スイッチ手段を制御して出力 の前記グループをシーケンシャルに前記出力手段に接続 する手段を有することを特徴とする試験装置。

【請求項9】 請求項8記載の試験装置において、出力 の各グループは1バイトの前記試験データに対応するこ とを特徴とする試験装置。

【請求項10】 請求項9記載の試験装置において、前 記出力スイッチ手段は、マルチプレクサを備えることを 20 特徴とする試験装置。

【請求項11】 マイクロエレクトロニック回路におい

全体で第1のビット数を有する並列出力を含む複数のメ モリを備え、このメモリは、

前記第1のビット数よりも小さな第2のビット数を有す る並列出力バスと、前記メモリの出力を前記出力バスに 選択的に接続し、それにより、前記選択さ

れた出力の全体のビット数が前記第2のビット数よりも 大きくなるようにする出力手段と、

【請求項12】 請求項11記載のマイクロエレクトロ ニック回路において、

試験データを入力する入力手段と、

前記入力手段を制御して前記試験データを前記メモリに 書き込み、前記出力手段を制御して前記試験データを前 記メモリから読み出し、前記試験データを前記出力バス に与える、制御手段と、

を更に備えることを特徴とするマイクロエレクトロニッ

【請求項13】 請求項12記載のマイクロエレクトロ ニック回路において、

前記メモリの前記出力は、前記出力手段にグループで接 続されており、

前記出力手段は、出力の前記グループを、前記制御手段 からのそれぞれの制御信号に応答して、前記出力バスに 選択的に接続するように構成されていることを特徴とす るマイクロエレクトロニック回路。

【請求項14】 請求項13記載のマイクロエレクトロ 50 ニック回路において、前記出力手段は、前記メモリの前

記出力に接続されたデータ入力を有するマルチプレクサ と、前記出力バスに接続されたデータ出力と、前記制御 手段に接続された選択入力と、を備えることを特徴とす るマイクロエレクトロニック回路。

【請求項15】 請求項12記載のマイクロエレクトロ ニック回路において、前記制御手段は、前記入力手段を 制御して、前記試験データを同時に並列に前記メモリに 書き込むことを特徴とするマイクロエレクトロニック回 路。

【請求項16】 請求項12記載のマイクロエレクトロ 10 装置に関する。 ニック回路において、

前記メモリの中の1つは、第3のビット数を有する並列 入力を含み、

前記試験データは、前記第3のビット数よりも小さな第 4のビット数を有し、

前記入力手段は、前記試験データをレプリカして連結し 前記第3のビット数を有する連結された試験データを作 成し前記連結された試験データを前記並列入力に与える 回路を含むことを特徴とするマイクロエレクトロニック 回路。

【請求項17】 請求項12記載のマイクロエレクトロ ニック回路において、

各メモリは並列入力を有しており、

このマイクロエレクトロニック回路は、更に、前記メモ リにそれぞれ接続されそれぞれが前記メモリの前記並列 入力に接続された並列出力を有する複数の入力スイッチ 手段と、論理データを論理回路から受け取る並列論理入 力と、前記試験データを受け取る並列試験入力とを備え ることを特徴とするマイクロエレクトロニック回路。

【請求項18】 請求項12記載のマイクロエレクトロ 30 モリでのものなのかを判断できない。 ニック回路において、

前記メモリの中の1つは、第3のビット数を有する並列 出力を含み、

このマイクロエレクトロニック回路は、更に、前記メモ リの中の前記1つの前記並列出力に接続された並列入力 を有する出力スイッチ手段と、前記出力手段に接続され た前記第3のビット数よりも小さな第4のビット数を有 する並列出力とを有し、

前記出力スイッチ手段は、前記メモリの中の前記1つの 出力のグループを前記出力手段に、各グループが前記第 3のビット数を有するように、選択的に接続する手段を 有し、

前記制御手段は、前記出力スイッチ手段を制御して出力 の前記グループをシーケンシャルに前記出力手段に接続 する手段を有することを特徴とするマイクロエレクトロ ニック回路。

【請求項19】 請求項18記載のマイクロエレクトロ ニック回路において、出力の各グループは1バイトの前 記試験データに対応することを特徴とするマイクロエレ クトロニック回路。

【請求項20】 請求項19記載のマイクロエレクトロ ニック回路において、前記出力スイッチ手段は、マルチ プレクサを備えることを特徴とするマイクロエレクトロ ニック回路。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、広くは、マイクロ エレクトロニック集積回路技術に関し、更に詳しくは、 集積回路チップの集積部分として形成されるメモリ試験

[0002]

【従来の技術】現代のマイクロエレクトロニック集積回 路チップ設計のサイズ増大と複雑さとにより、より多く のメモリがオンチップで動作することが可能になり、更 に、そのことが、要求されている。

【0003】これは、困難な問題を提出する。現在のR AM及びROM設計の高密度性により、オンチップ・メ モリは、製造及び製作における故障(flaw)の可能 性を有している。また、オンチップ・メモリは、与えら 20 れた試験プログラムの間に、他の論理よりも遥かに低い フォールト・カバレージを有する傾向にある。

【0004】Sunrise等の複雑な自動試験プログ ラム発生器(ATPG)であっても、論理をそのシャド ーで(in its shadow) 試験するメモリを 利用してはいるが、実際には、メモリ自体を試験するべ クトルは、発生しない。そのシャドーでメモリを試験す ることは、試験データをチップの論理回路を通じてメモ リに与えることを含む。試験結果が誤動作を示している 場合には、その誤動作が、論理回路でのものなのか、メ

【0005】何らかの現実世界の動作を実行している基 準モデルから抽出した機能試験ベクトルは、よい出発点 である。しかし、メモリの観点からは、この試験は、ラ ンダムで、無計画であり、制御可能性も観察可能性もよ くありません。機能的な及びATPGベクトルの利点は、設 計技術の部分ではほとんど努力を必要としないことと、 ハードウェアをまったく必要としないことである。

【0006】複雑なATPGによって発生される特別の試験 ベクトルは、スキャン・レジスタの付加により、容易に 40 フォールト・カバレージをチップ全体に対して95パー セントのレベルまで増加させうる。

【0007】しかし、これらのフォールト・カバレージ の数は、オンチップ・メモリを全く含めていない。その ようなツールがメモリを利用して回路をそのシャドーで 試験するとしても、このツールは、実際には、メモリを 全く目標にしていない。

【0008】RAMを試験することは、単に各位置に書 き込んだり、その位置を読み出したりすること以上のも のである。特定のパターンである、「1の連続」(wa 50 lking one's)や「ゼロの連続」(walk

ing zero's)や「1とゼロとの交互」(ch eckerboard) などが、試験には必要とされ

【0009】ビルトイン自己試験(BIST)回路は、 自動的に、そのようなパターンを発生し、メモリが発生 された試験に合格か不合格かを指示する出力を提供す る。試験ベクトルよりも有利な点といえば、BISTで は、メモリは、フィールド内の任意の時刻に試験するこ とができ、従って、ある程度の連続的なフォールト検出 が可能であるということである。

[0010]

【発明が解決すべき課題】しかし、BISTはテスト対 象であるメモリと比較してかなり大きくなる傾向がある ので、特に小型のメモリに対しては、総経費(オーバー ヘッド)は高くなる。また、単一の合格/不合格の出力 では、試験技術が要求し得る問題に関する所望の情報を 与えない。

【0011】この技術分野では、余分のピンを必要とせ ず、任意のメモリが試験機上でだけではなくフィールド において所望の任意の方法で書き込まれ読み出されるこ とを可能にし、付加されるハードウェアもわずかであ り、既存の「ノーテストH/W」の設計と容易に一体化 でき、そしてルーティングにほとんど影響しない、メモ リ試験装置への必要性が存在している。

[0012]

【課題を解決する手段】以上で認識された必要性を満足 する本発明による試験装置が、マイクロエレクトロニッ ク集積回路チップの上に一体的に形成され、全体で第1 のビット数を有する並列出力を含む複数のメモリを試験

【0013】この装置は、試験データをメモリの中に書 き込む入力ユニットと、第1のビット数よりも大きい又 は小さい第2のビット数を有する並列出力と、メモリの 出力を出力バスに選択的に接続し選択された出力の全体 のビット数が第2のビット数よりも大きく又は小さくな るようにする出力ユニットと、を含む。

【0014】メモリの出力は、出力ユニットにグループ で接続されており、出力ユニットは、出力のグループ を、それぞれの制御信号に応答して出力バスに選択的に されている。

【0015】データは、メモリからバイト単位で出力ユ ニットに印加される。1バイトのデータよりも幅の広い 並列出力を有するメモリに対しては、マルチプレクサが 提供され、メモリからのデータを、出力ユニットに継続 的に一度に1バイトずつ与える。

【0016】出力データは真のデータであり、ビット数 すなわち観測可能性を減らす暗号化はされていない。

【0017】本発明の以上の及びこれ以外の特徴と効果

は明らかであろう。図面では、同じ部分には、同じ参照 番号を付してある。

6

[0018]

【実施例】本発明を実現するメモリ試験装置を含むマイ クロエレクトロニック集積回路10が、図1に、ブロッ ク図の形式で図解されている。集積回路10は、半導体 基板12上に形成されており、任意の所望の論理機能を 実現し得る。

【0019】以下で詳細に説明する本発明の好適な実施 10 例は、本発明の被譲渡人である米国カリフォルニア州ミ ルタピスのLSIロジック社の製品であるMPEGビデ オ・チップのL64112/L64000/L6400 2のシリーズに含まれる。しかし、本発明は、それに限 定されるものではなく、ユーザ・プログラマブルなイン ターフェースを有する任意の集積回路に適用され得る。

【0020】図1の実施例では、回路10は、中央処理 装置(CPU) 14と、複数のランダム・アクセス・メ モリ(RAM) 16と、複数のリード・オンリ・メモリ (ROM) 18と、論理回路20と、本発明によるメモ リ試験装置22と、を含んでいる。

【0021】図1には、更に、入力試験データ信号を回 路10に与える試験信号発生器24と、回路10が入力 試験データ信号に応答して生じる出力試験データ信号を 分析する試験データ・アナライザ26と、が図解されて いる。

【0022】LSIロジック社のMPEGビデオ・デコ ーダ・チップは、LSIロジック社の他のより大きなチ ップと同様に、多くのオフザシェルフ (off-the - s h e 1 f) のマイクロコントローラと通信するよう 30 に設計された標準的な14ピンのホスト・マイクロコン トローラ・インターフェースを用いる。このインターフ ェースは、図1及び図2に図解されており、参照番号2 8が指定されている。インターフェース28は、基本的 には、様々な内部レジスタのプログラミングと、バック ・ステータス値を読み出すことと、デコーダに接続され たDRAMを書き込み/読み出しと、を含むタスクに用 いられる。

【0023】試験装置22は、すべてのオンチップ・メ モリの読み出し及び書き込み動作を実行する記憶素子3 接続して、メモリから試験データを読み出すように構成 40 2を含むRAM試験制御ユニットを含む。記憶素子32 は、L64002ホスト・インターフェース28を用い てセットアップされる。記憶素子32のアドレスは、L 64002の中に既に存在している記憶素子 (図示せ ず)のアドレスと同じであり、それによって、メモリの 試験に用いられる記憶素子32は、こららの記憶素子が そのシャドーに書き込まれるときには常に、書き込まれ

【0024】オンチップ・メモリ試験のためだけに用い られる記憶素子32のホスト・インターフェース28を とは、以下の詳細な説明と添付の図面とから、当業者に 50 介しての読み戻しは存在しない。記憶素子32は他のオ

ンチップ記憶装置のシャドーに存在するので、同じアド レスを有する2つの位置からデータを読み出そうとする 際にコンフリクトがあり得る。

【0025】書き込み動作の間に、書き込みデータは、 8ビットのホスト・インターフェース28のピンのバッ ファされたコピー上のすべてのメモリに与えられる。こ のバスは、データを提供するように選択されるが、その 理由は、既に複数のモジュールにいっているからであ る。8ビットよりも幅の広いデータイン・ワードを有す るメモリに対しては、このデータは、付加的なバイトの 10 - 24は、既存のRAM16-1から16-24のトッ ためにレプリカが作られる。これらの2つの特徴によ り、ルーティングのインパクトを最小にするのを助け、 他方で、実質的に任意の所望の試験パターンを書き込む のに十分な柔軟性(可撓性)を提供する。

【0026】内部的な位置は、外部DRAMに同様に書 き込まれ読み出される。DRAMアドレスの自己増加機 能は、保持される。ユーザの見地からは、読み出し/書 き込み内部メモリは、読み出し/書き込み外部メモリに 等しい。

【0027】後で更に詳細に説明するように、メモリ入 20 力において要求されるハードウェアは、試験又は機能信 号のどちらかを選択する各入力における2:1のマルチ プレクサを含む。試験データを読み戻すために、マルチ プレクサがメモリ出力に提供され、試験データ出力の数 を減少させ、ルーティングのインパクトを最小化する。

【0028】 L64002構成では、メモリあたり最大 で8の試験出力を用いるが、これは、付加的なマルチプ レクサを用いてルーティングのインパクトを更に減少さ せれば、単一の出力にまで減少させることができ得る。 しかし、読み出し時間は、著しく増大する。

【0029】試験読み出しの間には、RAMアドレス は、メモリ試験専用に用いられる記憶素子32によって 与えられる。記憶素子32は、書き込み動作の場合と全 く同じようにホスト・インターフェースを用いてロード されるか、又は、読み出しアドレスは、毎クロック・サ イクルにおいて増加が許容される。読み出しアドレスを 制御するこの方法は、メモリ試験読み出しの間は、「自 動増加」モードを称され、ホスト・インターフェースを 介して読み出しアドレスを操作するよりも、オンチップ ・メモリを読み出すより迅速な方法を可能にする。

【0030】しかし、出力ワード幅は8ビットよりも大 きくなり得るので、データは、上述のマルチプレクサを 介して「シリアル化」される。バイト・セレクタは、メ モリ出力の各バイトを通して巡回(サイクル)する。L 64002の特定の構成は、また、既存のハードウェア を利点を利用して、RAM試験回路を最小まで減少させ

【0031】メモリ試験装置22は、図1及び図2に示 された他の要素と回路10上に一体的に形成されてい る。この装置22は、更に、複数の入力/出力スイッチ 50 1ビットである最大の幅mを有することができる。11

ング・ユニット34を含む。図面に示した実施例では、 回路10は、16-1から16-24まで番号の付けら れた24個のRAMと、明示的には図解されていない が、2つのRAM18-1、18-2とを含む。RAM 16は、ROM18と同様に、異なるサイズを有する。 個別に34-1から34-24まで番号の付けられたス イッチング・ユニット34が、RAM16-1から16 -24にそれぞれ提供されている。

【0032】スイッチング・ユニット34-1から34 プの上にマップされている。加えられた論理及び信号 は、図3において太線で示されている。現在の試験論理 のタイミング・インパクトは、アドレス及びデータイン ・ポート上の約0.7 n s の付加された遅延であり、こ れは、実際には、オンチップRAMにとって非常に通常 のデータ保持問題を緩和するのを助ける。平均のルーテ ィング・インパクトは、17の付加された入力と、8の 付加された出力とである。

【0033】スイッチング・ユニット34の1つが、図 3に図解され、スイッチング・ユニット34がいかに、 ホスト・インターフェース28に接続されている24の RAM16に対して試験テンプレートとして機能し、R AM16を外部の世界にとって制御可能であり観察可能 であるようにするかを、図解している。

【0034】図解されているRAM16は、データ入力 D IN、書き込みイネーブル入力WE、アドレス入力 ADDR、及びデータ出力OUTを有する。データ入力 D INは、ワード幅n又は個々のRAMに対して変動 するデータ・ワード当たりのビット数を有する。L64 30 002のMPEGチップでは、最小のワード数は4ビッ トであり、最大のワードは144ビットである。

【0035】2つの入力マルチプレクサ36が提供さ れ、集積回路10の論理20からの通常の又は機能的デ ータ信号D IN、又は、制御ユニット30からの試験 データ信号D TSTを、RAM16のデータ入力D INに選択的に接続する。制御ユニット30からの試験 イネーブル信号TEST ENがハイであるときには、 試験信号D TSTが選択され、信号TEST ENが ローであるときには、通常のデータ信号D INが選択 40 される。

【0036】試験信号D_TSTは、8ビット・ワード から成る。RAM16の入力ワード幅が8ビットよりも 大きい場合(n>8)には、試験信号D_TSTは連結 されて、回路38によって要求される幅を生じる。

【0037】本質的に類似の態様で、マルチプレクサ4 Oが提供され、論理20からの通常のアドレス信号AD DR、又は、制御ユニット30からの試験アドレス信号 ADDR_TSTを、RAM16のADDR入力ADD Rに選択的に接続する。アドレス信号は、この例では1

ビットよりも小さな幅m、例えば4ビット、を有するRAM16については、アドレス信号の中の最下位の4ビットだけが、対応するRAM16のアドレス入力ADDRに与えられる。

9

【0038】ORゲート41は、通常の書き込みイネーブル・ストローブ信号WE又は試験書き込みイネーブル・ストローブ信号WE_TSTを、RAM16の書き込みイネーブル入力まで送る。

【0039】RAM16からの出力信号D_OUTは、また、8ビットよりも大きい可能性のある異なる幅nを 10 有する。ここで示され説明されている特定の例では、ただ1つの8ビット・バイトの特定のRAM出力データ信号D_OUTが、一度に装置22を試験することにより、出力される。これは、制御ユニット30からのバイト選択信号BYTE_SELに応答して、1つの8ビット・バイトの全体の幅の出力データD_OUTを出力するマルチプレクサによって達成される。

【0040】図2に示されているように、すべてのスイッチング・ユニット34のマルチプレクサ42からの8ビットの出力は、制御ユニット30のデータ選択マルチ20プレクサ44に接続される。記憶素子32に記憶された制御ビットに従って、マルチプレクサ44とリアセンブリ論理46とは、64ビットのTEST_OUT信号を、出力バッファ48を介して、DRAM出力信号DRAM_DOとして、アナライザ26に出力する。

【0041】また、出力信号DRAM_DOは、ホスト・インターフェース28に与えることができ、それにより、出力バッファ48に対する必要性を除去している。この場合には、出力データは、D_OUTにおいて示されているように、ホスト・インターフェース28から読30み出すことができる。しかし、出力データD_OUTバスは、ただ8ビットの幅であり、64ビットの出力データは、8つの8ビット・バイトの形式でシーケンシャルに読み出されなければならない。

【0042】本発明によると、出力信号TST_OUTの全体のビット数は、出力信号DRAM_DOのビット数(64)よりも大きい。マルチプレクサ44は、これらの信号を時間においてシリアルにマルチプレクスする機能を与える。

【0043】ここで説明している本発明の実施例では、集積回路10は、本発明の装置22によって試験されるべき240RAM16と2つのROM18とを含む。それぞれのスイッチング・ユニット34は8ビットの出力を生じるので、マルチプレクサ44は、26×8=208の入力ビットを有する。

【 0 0 4 4 】 信号 D R A M __ D O n o 出力ワード幅は、 6 4 ビットである。この理由により、 R A M 1 6 及び R O M 1 8 は、各グループに対する信号 T S T __ O U T の 全体のビット数が出力ワード幅(6 4 ビット)よりも大

きくならないように、4つのグループに分割される。208/4=52であるから、4つのグループは、26のメモリに対応するのに十分である。

【0045】集積回路10の通常の動作では、試験イネーブル信号TST_ENはローになり、スイッチング・ユニット34のマルチプレクサ36、40は、通常の機能信号を、論理20からRAM16に与える。データ出力D_OUTは、論理20に与えられる。出力D_OUTはまたスイッチング・ユニット34のマルチプレクサ42にも与えられるが、用いられない。

【0046】回路10のRAM16及びROM18を試験するために、制御信号が、試験データ発生器24から制御ユニット30に、試験イネーブル信号TST_ENをハイにするホスト・インターフェース28を介して、与えられる。これにより、スイッチング・ユニット34のマルチプレクサ36、40は、試験信号D_TST、WE_TST、ADDR_TSTを、RAM16に接続する。

【0047】試験データは、試験データ発生器24から 試験装置22に、ホスト・インターフェース28を介し て与えられる。インターフェース28は、READ信 号、WRITE信号、8ビットのアドレス信号ADD R、及び8ビットのデータ信号D_INを受け取り、8 ビットのデータ信号H_DATA、ハイ及びローの8ビットアドレス信号H_DADDR(H)及びH_DAD DR(L)、及び書き込み信号H_WRを、それに応答 して、試験装置22に与える。データ信号D_INは、 試験装置22に、上述のように通常の信号線のバッファ されたコピーを介して与えられる。

30 【0048】適切な論理制御により、試験装置22は、インターフェース28からの信号を処理して、記憶素子32に、11ビットのアドレス試験信号ADDR_TST(ビット0から10)、2ビットのグループ選択信号MEM_PINS(ビット11及び12)、メモリ選択信号MEM_CODE(ビット13から17)、4つの1ビット信号を含む18ビットのワードを、記憶する。後者は、自動増加ビットAUTO_INC、RAM読み出しビットRAM_READ、RAM書き込みビットRAM_WRITE、及び試験イネーブル・ビットTST40_ENを含む。これらの信号は、図4に図解されている

【0049】次の表1、表2、及び表3は、個々のRAM16がどのように書き込まれ、あるいはまた、共に (unison) 書き込まれるかを示している。ここで、表1から表3は、便宜的に分割されているだけであり、実際は、連続した1つの表である。

[0050]

【表1】

12

11-

	, ···		
RAM 16	MEM_CODE	WE_TST ASSERTED	٠
	0_0000	なし	
	0_0001	なし	
16-1	0_0010	rr04x136a	
16-2 0_0011		rr04x136b	

[0051]

* *【表2】

RAM 16 MEM_CODE WE_TST ASSERTED 16-3 0_0100 rr08x136 16-4 0_0101 rr12x16d 16-5 0_0110 rr16x11x 16-6 0_0111 rr16x43d 16-7 0_1000 rr16x64d 16-8 0_1001 rr16x69d 16-9 0_1010 rr16x24s 16-10 0_1011 rr28x64d 16-11 0_1100 rr32x24s 16-12 0_1101 rr48x64d 16-13 0_1110 rr48x64x 16-14 0_1111 rr48x72x 16-15 1_0000 rr64x16d 16-16 1_0001 rr30x11x 16-18 1_0011 rr8x12s	DAM 16
16-4 0_0101 rr12x16d 16-5 0_0110 rr16x11x 16-6 0_0111 rr16x43d 16-7 0_1000 rr16x64d 16-8 0_1001 rr16x69d 16-9 0_1010 rr1kx24s 16-10 0_1011 rr28x64d 16-11 0_1100 rr32x24s 16-12 0_1101 rr48x64d 16-13 0_1110 rr48x64x 16-14 0_1111 rr48x72x 16-15 1_0000 rr64x16d 16-16 1_0001 rr720x8s 16-17 1_0010 rr30x11x	10111 10
16-5 0_0110 rr16x11x 16-6 0_0111 rr16x43d 16-7 0_1000 rr16x64d 16-8 0_1001 rr16x69d 16-9 0_1010 rr1kx24s 16-10 0_1011 rr28x64d 16-11 0_1100 rr32x24s 16-12 0_1101 rr48x64d 16-13 0_1110 rr48x64x 16-14 0_1111 rr48x72x 16-15 1_0000 rr64x16d 16-16 1_0001 rr720x8s 16-17 1_0010 rr30x11x	16-3
16-6 0_0111 rr16x43d 16-7 0_1000 rr16x64d 16-8 0_1001 rr16x69d 16-9 0_1010 rr1kx24s 16-10 0_1011 rr28x64d 16-11 0_1100 rr32x24s 16-12 0_1101 rr48x64d 16-13 0_1110 rr48x64x 16-14 0_1111 rr48x72x 16-15 1_0000 rr64x16d 16-16 1_0001 rr720x8s 16-17 1_0010 rr80x11x	16-4
16-7 0_1000 rr16x64d 16-8 0_1001 rr16x69d 16-9 0_1010 rr1kx24s 16-10 0_1011 rr28x64d 16-11 0_1100 rr32x24s 16-12 0_1101 rr48x64d 16-13 0_1110 rr48x64x 16-14 0_1111 rr48x72x 16-15 1_0000 rr64x16d 16-16 1_0001 rr720x8s 16-17 1_0010 rr80x11x	16-5
16-8 0_1001 rr16x69d 16-9 0_1010 rr1kx24s 16-10 0_1011 rr28x64d 16-11 0_1100 rr32x24s 16-12 0_1101 rr48x64d 16-13 0_1110 rr48x64x 16-14 0_1111 rr48x72x 16-15 1_0000 rr64x16d 16-16 1_0001 rr720x8s 16-17 1_0010 rr30x11x	16-6
16-9 0_1010	16-7
16-10 0_1011	16-8
16-11 0_1100 rr32x24s 16-12 0_1101 rr48x64d 16-13 0_1110 rr48x64x 16-14 0_1111 rr48x72x 16-15 1_0000 rr64x16d 16-16 1_0001 rr720x8s 16-17 1_0010 rr80x11x	16-9
16-12	16-10
16-13 0_1110	16-11
16-14 0_1111	16-12
16-15 1_0000 rr64x16d 16-16 1_0001 rr720x8s 16-17 1_0010 rr80x11x	16-13
16-16 1_0001 rr720x8s 16-17 1_0010 rr80x11x	16-14
16-17 1_0010 rr80x11x	16-15
	16-16
16-18 1 0011 rr8x12s	16-17
· 1 —	16-18
16-19 1_0100 rr8x64d	16-19
16-20 1_0101 rr90x12	16-20
16-21 1_0110 rr96x10x	16-21
16-22 1_0111 rr96x20t	16-22
16-23 1_1000 rr96x64d	16-23
16-24 l_1001 rr16x16d	16-24
1_1010 tx L	:

[0052]

【表3】

RAM 16	MEM_CODE	WE_TST ASSERTED
	1_1011	なし
	1_1100	なし
	1_1101	なし
	1_1110	なし
	1_1111	全部

【0053】この表では、「WRITE ENABLE 10*ビットだけ、例えば、4:0を必要とするものもある。 ASSERTED」(書き込みイネーブル・アサー ト)のコラムは、24のRAM16のサイズをリストし ている。例えば、RAM16-15をとると、ここでr r は R A M を表しているが、第1の数(64)は、R A M16-15の深さ(ワード又はアドレス可能なメモリ 位置の数)であり、他方で、第2の数(16)は、RA M16-15の幅(ワード当たりのビット数)である。 書き込みイネーブル信号WE TSTは、テスト・デー タD TSTをイネーブルして、アドレスADDR T STにおける対応するRAM16に書き込ませる。

【0054】RAM16に個別に書き込むためには、M EM CODE信号が、メモリ選択信号として用いられ て、対応する書き込みストローブ入力WE TSTをア サートする。上の表の第2のコラムは、それぞれのRA M16に対するMEM_CODE信号のバイナリ値をリ ストしている。例えば、0_010(デシマル2)の MEM_CODEは、書き込みにはRAM16-2 (r r 0 4×136) を選択し、他のすべてのRAMは消勢 される。

キサデシマルの1F又はデシマル31)になる場合に は、すべてのRAM16はアサートされ、同時に並列に 書き込まれ得る。

【0056】上述のように、メモリ・アドレスADDR TSTは、すべてのRAM16とROM18とに与え られる。メモリは様々なサイズであるので、メモリは、 必ずしも全部が11ビットを必要とするのではなく、数*

【0057】選択されたRAMに書き込まれるべきデー タは、8ビットのホスト・インターフェース28の入力 D_INを介してくる。制御ビットTEST_ENがハ イである場合には、データは、直接に、対応するRAM 16に送られる。8ビットよりも幅の広いデータ入力を 有するRAMに対しては、H_DATAデータ・ビット は共に連結されて、要求される幅を形成する。

14

【0058】制御ビットRAM WRITEがハイにな るときには、選択された書き込みストローブもまたハイ 20 になり、H DATAを選択されたアドレスに書き込 む。制御ビットAUTO INCREMENT ADD RESSもまたアクティブであるときには、ADDR TST値は、自動的に、次のアドレスに増加する。この ようにして、装置22は、迅速に、1又は複数のRAM 16の各アドレスに書き込み、新たなワードを各クロッ ク・サイクルに書き込む。

【0059】RAM16とROM18との読み出しにつ いては、WE TST信号がローになると、MEM C ODEがバイト選択信号BYTE SELとして用いら 【0055】MEM_CODEの値が1_1111(へ 30 れ、メモリの4つのグループの中の1つが、MEM_P INS信号を用いて選択される。次の表4は、メモリが どのようにグループに分割され、MEM_PINSを用 いて選択されるかを図解している。2つのROM18 は、18-1 (640×20) 及び18-2 (2K×6 2) としてリストされている。

> [0060] 【表4】

TST_OUT	mem_pins	MEM_PINS	MEM_PINS	mem_pins
bits	00	01	10	11.
7:0	16-3	16-1	16-2	NA.
15:8	16-22	NA	16-22	NA
23:16	16-23	16-15	16-24	NA
31:24	16-20	16-13	16-11	NA
39:32	18-1	16-12	16-4	16-18
47:40	16-16	16-17	16-5	16-19
54:48	16-9	16-14	167	16-5
63:55	18-2	16-21	16-8	NA

マルチプレクサ44によって、64ビットの出力信号D __OUTの8ビットの出力の8つのグループとして、選 択される。MEM PINS=01であるときには、第 3のコラムにおけるメモリの出力が選択される、等であ る。このようにして、208の出力ビットは、64ビッ トずつの4つのグループでマルチプレクスされ出力され

【0062】MEM PINSの6つの値は用いられな いことを注意すべきである。これは、図解されている配 列では、全体で $4 \times 8 = 32$ のメモリを提供し、他方 で、集積回路10は26だけのメモリから成る。

【0063】メモリのグループは、組織され、出力デー タの読み出しに要する時間の長さを最小にする。例え ば、最も大きなワード数(メモリ位置)を有するメモリ は、一般には、MEM PINS=00のグループに含 まれる。

【0064】MEM CODE (BYTE SEL) 信 号は、RAM16とROM18とから8ビット・バイト の出力信号D OUTをシリアルに出力するのに用いら れる。例えば、RAM16-3は、136ビットの幅を 有し、その出力信号D OUTは、マルチプレクサ42 によって、17の8ビット・バイトとしてマルチプレク スされる。出力信号D OUTのバイトは、MEM C ODEの値を増加させることにより、シーケンシャルに 選択される。

【0065】図5に示すように、マルチプレクサ44 は、8つのマルチプレクサ44-0から44-7を含 み、26のメモリから並列に与えられる208のビット 信号TST OUTに応答して、64ビットの信号DR AM_DOを8つのグループとして生じさせる。グルー 30 プ選択信号MEM PINSは、マルチプレクサ44-0から44-7の選択入力に与えられる。

【0066】マルチプレクサ44-0は、3:1のマル チプレクサであり、TST OUT信号をRAM163 -3、16-1及び16-2から受け取り、それらを、 選択信号MEM PINSがそれぞれ値00、01、1 0を有するときには、信号DRAM_DOのビット7: ○を出力する。マルチプレクサ44-1は、TST ○ UT信号をRAM16-22、16-10から受け取 00、01を有するときには、信号DRAM_DOのビ ット15:8を出力する。

【0067】図6は、回路38がいかにして8ビットの 入力試験信号D TSTをレプリカして連結し、最大で 136ビットまでもち得るこの信号の連結されたもの を、マルチプレクサ36に与える。要素は、図3で用い られたものと同じ参照番号によって指示され、プライム は、図面の単純化及び明瞭化のためになされた簡略化に 起因する。

【0068】回路38が8ビットの信号から136ビッ 50 にそれぞれスイッチングする。

トの信号を生じるが、回路38'は、8ビットの信号 を、2ビットの試験入力信号D_TSTに応答してマル チプレクサ36'に与え、それにより、信号D TST を3回レプリカし、信号D TSTの最大で4倍多いビ ット数を有する信号を生じる。

16

【0069】マルチプレクサ36'は、8つの2:1マ ルチプレクサ36-0, から36-7, から成る。通常 の入力信号D INの個々のビットは、D INOから D_IN7として指定され、それぞれ、マルチプレクサ 36-0'から36-7'の入力に与えられる。信号D __TSTの個々のビットは、D_TST0及びD_TS T1として指定される。ビットD_TSTOは、偶数番 目のマルチプレクサ36'に与えられ、他方でD_TS T1は奇数番目のマルチプレクサ36'の入力に与えら れる。

【0070】試験イネーブル信号TEST_ENがロー であるときには、通常の信号D INOからD IN7 は、マルチプレクサ36-0'から36-7'の出力 に、ビット0から7としてスイッチングされる。試験イ 20 ネーブル信号TEST ENがハイであるときには、ビ ットD TSTOは、偶数番目のマルチプレクサ36-0'から36-7'の出力にスイッチングされ、他方 で、ビットD TST1は、奇数番目のマルチプレクサ 36-0'から36-7'の出力にスイッチングされ

【0071】図7は、マルチプレクサ42の単純化した ものを図解しているが、これは、42'として設計さ れ、8つの3:1のマルチプレクサ42-0'から43 - 7 から成る。マルチプレクサ42が最大で136ビ ットまでの入力ビット数を有することができ、8ビット の出力を生じるが、マルチプレクサ42'は24ビット の入力を有し、8ビットの出力を生じる。よって、マル チプレクサ42'は、シリアルに、24ビットの入力を マルチプレクスし、3バイトの出力を生じ、それぞれの バイトは8ビットから成る。

【0072】マルチプレクサ42'への24ビットの入 カ信号D OUTのビットは、BITOからBIT23 までの番号が付けられ、図解のように入力に与えられ る。マルチプレクサ42-0'から42-7'は、ME り、それらを、選択信号MEM_PINSがそれぞれ値 40 M_CODE(BYTE_SEL)信号によってスイッ チングされる。この信号が00の値を有するときには、 マルチプレクサ42-0'から42-7'は、ビットB IT0からBIT7をそれらの出力にそれぞれスイッチ ングする。信号MEM CODEが値01を有するとき には、マルチプレクサ42-0'から42-7'が、ビ ットBIT8からBIT5をそれらの出力にそれぞれス イッチングする。信号MEM CODEは値10を有す るときには、マルチプレクサ42-0'から42-7' は、ビットBIT16からBIT23を、それらの出力

【0073】図解された実施例では、8ビットだけが、任意の特定のRAM又はROMから一度に読み出され得る。これは、RAM16及びROM18からRAM試験制御ユニット30へのルーティング・データを最小にするためのアーキテクチャの任意の制限である。8ビットよりも幅の広いワードを有するメモリは、BYTE_SEL信号を用い、上述のように、ワードの各バイトをシーケンシャルに選択する。

【0074】本発明は、他のビット幅をリターンするアーキテクチャも含む。例えば、図解されている設計は、それぞれのRAM16及びROM18は1ビットだけをリターンするように修正し得る。更に3つのBYTE_SELビットが各メモリへのルーティングには必要であるが、それぞれのメモリを読み出すのに8倍の時間がかかるという、トレードオフの関係がある。しかし、8倍多くのメモリは、非常に多数のメモリを有する設計において同時に読み出される。

【0075】本発明の範囲から離れることなく、当業者であれば、様々な修正が可能であることを本明細書の記*

* 載から理解するであろう。

【図面の簡単な説明】

【図1】本発明を実現するメモリ試験装置を含むマイクロエレクトロニック集積回路を図解するブロック図である。

18

【図2】本発明のメモリ試験装置を図解する概略のブロック図である。

【図3】本発明のメモリ試験装置を図解するメモリ入力 /出力マルチプレクス構成を示す概略のブロック図であ 10 る。

【図4】本発明のメモリ試験装置のデータ制御の例を示す図である。

【図5】本発明のメモリ試験装置の出力マルチプレクス 回路を示す回路図である。

【図6】本発明のメモリ試験装置の入力スイッチング及 び連結の回路を示す回路図である。


【図7】本発明のメモリ試験装置の出力バイト選択回路 を示す回路図である。


【図1】 CPU RAM インター ROM 論 理 2 メモリ - 22 ース 試験装置 【図3】 D_IN - 32 RAM OUT ADDR

łm

BYTE SEL

(OR 1)





【図7】

